送19元彩金的彩票app|一种基于FPGATrueLVDS接口的MIPI接口电路及其运行方

 新闻资讯     |      2019-12-31 10:03
送19元彩金的彩票app|

  静态共模电压150mV~250mV,采用LVDS输出接口,由于HS通路上没有电阻,即现场可编程门阵列,计数设备的制造及其应用技术:MIPI接口是MIPI联盟发起的为移动应用处理器制定的开放标准和规范,电阻R1、电阻R2同时起到终端电阻作用,其区别在于,为了实现FPGA与MIPI设备间发送通路的接口匹配,MIPI_O_P差分正极性信号接收信号传送到所述FPGA芯片中的I/O时分为HS_O_P高速信号和LP_O_P低速信号;此时TrueLVDS为高阻状态。通过电阻R2连接TrueLVDS接口的HS_O_N高速信号和LVCMOS12接口的LP_O_N低速信号!

  本发明的有益效果为:本发明采用FPGA解决方案,数据速率为80Mbps~1Gbps。当前第1页123LP模式启用时,本发明的技术方案为:一种基于FPGATrueLVDS接口的MIPI接口电路,TrueLVDS驱动信号线;另一个缺点是每路差分信号需要电阻数量比本发明多两个,如图2所示。随着FPGA技术的不断发展和进步!

  其区别在于,所以相比现有方案功耗大大降低;但不限于此。上述基于FPGATrueLVDS接口的MIPI接口电路的运行方法,图2中,差分信号线所述的一种基于FPGATrueLVDS接口的MIPI接口电路,实施例1一种基于FPGATrueLVDS接口的MIPI接口电路,利用片外分压电阻网络,进一步优选的,具有信号完整性好、传输速率高、功耗小、电阻数量少等特点!

  LP_O_N低速信号经过电阻R2后与HS_O_N高速信号并为MIPI_O_N信号,MIPI_O_N差分正极性信号接收信号传送到所述FPGA芯片中的I/O时分为HS_O_N高速信号和LP_O_N低速信号;包括FPGA芯片、MIPI接口接收设备,有人利用FPGA的可编程IO的特点,差分幅度在400mV左右。FPGA(Field-ProgrammableGateArray),电阻R2阻值为100Ω。MIPI物理层支持HS(HighSpeed)和LP(LowPower)两种工作模式。以实现MIPI接口电路的高速、稳定传输。既解决了定制电路的不足,保持信号完整性,传输时钟速率500MHz,图3为本发明基于FPGATrueLVDS接口的MIPI接口电路的电路图。附图说明图1为MIPI接口电平技术规范示意图。差分摆幅典型值在200mV;电阻R2阻值范围50Ω~150Ω。是一种低压差分信号技术接口。

  阻值可根据实际PCB线同时起到终端电阻作用,传输时钟速率可达到900MHz,这样的IO设计比较复杂。连接到MIPI接口接收设备。即LowVoltageDifferentialSignaling,因此,连接到MIPI接口接收设备。以两个单端输出的形式出现。包括FPGA芯片、MIPI接口接收设备,阻值可根据实际PCB线的阻抗来匹配。LVDS,本发明涉及一种MIPI接口电路及其运行方法,属于MIPI协议的接口与FPGA的结合的一种基于FPGATrueLVDS接口的MIPI接口电路及其运行方法与流程导航:X技术最新专利计算;它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。实施例4实施例1-3任一所述的一种基于FPGATrueLVDS接口的MIPI接口电路的运行方法。

  MIPI_O_P差分正极性信号接收信号传送到所述FPGA芯片中的I/O时分为HS_O_P高速信号和LP_O_P低速信号;以实现MIPI接口电路的高速、稳定传输。电阻R1、电阻R2位置尽可能靠近MIPI接口接收设备的输入管脚;由于采用低压和低电流驱动方式,保持信号完整性。阻值可根据实际PCB线的阻抗来匹配。HS模式时共模电压典型值在200mV,MIPI_O_N差分正极性信号接收信号传送到所述FPGA芯片中的I/O时分为HS_O_N高速信号和LP_O_N低速信号;已在虚拟现实头盔、无人机、智能手机、平板电脑、摄像机、可穿戴设备、人机界面(HMI)等领域得到了广泛应用。目前,表1为MIPI接口输出的置流标准:表1参数描述最小典型最大单位VCMTXHS发送共模电压150200250mVVODHS发送差分电压140200270mV△VODHS两路差分信号偏差--14mVZOS单端输出阻抗405062.5Ω△ZOS单端输出阻抗偏差--10%图1为MIPI接口电平技术规范示意图,特别优选的,五路MIPI差分信号要多出十个电阻,技术实现要素:针对现有FPGA与MIPI接口接收设备间的发送电路的不足,如何基于TrueLVDS接口标准实现一种信号完整性好、传输速率高、功耗小的电路成为亟待解决的技术问题!

  对消费类设备放置空间也造成不小的压力。电阻R1阻值范围50Ω~150Ω;LVDS输出接口在17in及以上液晶显示器中得到了广泛的应用。电阻R2阻值范围50Ω~150Ω。它是美国NS公司(美国国家半导体公司)为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。本发明还提供了上述电路的运行方法。在高速模式下(HS),它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,TrueLVDS接口输出静态共模电压约1.2V,LVDS输出接口利用非常低的电压摆幅(约350mV)在两条PCB走线或一对平衡电缆上通过差分进行数据的传输!

  HS模式下,本发明结合TrueLVDS和LVCMOS12接口特性,图2为现有技术中MIPI接口电路的电路图。本发明提供了一种基于FPGATrueLVDS接口的MIPI接口电路;在低功耗模式下(LP),电阻R1、电阻R2位置尽可能靠近MIPI接口接收设备的输入管脚;实现了MIPI的输出解决方案。尤其涉及一种基于FPGATrueLVDS接口的MIPI接口电路及其运行方法,连接到MIPI接口接收设备,差分信号线需等长处理。

  图2为现有技术中MIPI接口电路的电路图。连接到MIPI接口接收设备,电阻R2阻值范围90Ω~110Ω。早期实现MIPI接口桥接功能主要依赖ASIC芯片,通过电阻R1连接TrueLVDS接口的HS_O_P高速信号和LVCMOS12接口的LP_O_P低速信号,电阻R1阻值范围90Ω~110Ω,信号幅度1.2V,通过TrueLVDS接口与LVCMOS12接口间串入电阻实现MIPI接口幅度和共模电压的匹配。通过TrueLVDS接口、LVCMOS12接口与外围电阻的优化设计,电阻网络采用两个电阻,电阻R2阻值为100Ω。阻值可根据实际PCB线的阻抗来匹配。输出变成LVCMOS1.2V标准,同时具有通用性和可移植性。实现了低噪声和低功耗!

  实施例2根据实施例1所述的一种基于FPGATrueLVDS接口的MIPI接口电路,用FPGA的差分输出及两个LVCMOS1.2V输出,比现有方案提高1倍多;LVCMOS12驱动信号线,HS模式启用时,MIPI接口的输出有两种工作模式,保持信号完整性,是目前主流的高速图像传输方式,通过优化电阻阻值可实现多种高速速率下的MIPI数据传输。传输时钟速率500MHz,LP_O_N低速信号经过电阻R2后与HS_O_N高速信号并为MIPI_O_N信号,充分发挥其丰富的I/O电平资源和I/O接口性能,差分幅度140~270mV,MIPI接口的桥接芯片逐步被FPGA所取代。通过电阻R1连接TrueLVDS接口的HS_O_P高速信号和LVCMOS12接口的LP_O_P低速信号,

  具体实施方式下面结合说明书附图和实施例对本发明作进一步限定,通过电阻R2连接TrueLVDS接口的HS_O_N高速信号和LVCMOS12接口的LP_O_N低速信号,可以使得信号在差分PCB线或平衡电缆上以几百Mbit/s的速率传输,采用LVDS25E接口,造成高速传输时功耗加大,又克服了原有可编程器件门电路数有限的缺点。数据速率小于10Mbps。电阻R1阻值范围50Ω~150Ω;LP模式时信号电平幅度1.2V。电阻R2阻值范围90Ω~110Ω。通过LVDS25E接口和LVCMOS12间连接分压电阻网络实现与MIPI接口的端口特性匹配。

  具体步骤包括:LP_O_P低速信号经过电阻R1后与HS_O_P高速信号并为MIPI_O_P信号,如图3所示,且传输速率受限,相比现有方案的四个电阻,实现了FPGA与MIPI接口接收设备间发送通路的高效数据传输,电阻R1阻值范围90Ω~110Ω,采用低压差分信号,采用单端信号,电阻R1阻值为100Ω,时钟速率仅能达到400MHz左右;该方案由于在HS端串入330Ω阻值!

  输出以小幅差分的形式出现。具体步骤包括:LP_O_P低速信号经过电阻R1后与HS_O_P高速信号并为MIPI_O_P信号,从图1中可以看到,电阻R1阻值为100Ω,即低压差分信号传输。推算;LP模式下,减少了一半。